Verfahren und struktur für asic-taktgrenzenplanung

Procede et structure pour la definition du plan de masse d'une horloge asic

Asic clock floor planning method and structure

Abstract

A method of designing a clock tree in an integrated circuit combines steps of making a list of all clock sinks (110); positioning a temporary reference insertion point (TIP) (120); grouping the sinks together with structured clock buffers (SCBs) in a set of levels (140); and moving the SCBs to improve symmetry of the tree (150). The SCBs may be of several sizes and may be positioned horizontally (42) or vertically (45) and moved within limits (46) to permit the program to calculate a complete tree.
L'invention concerne un procédé de conception d'un arbre d'horloge dans un circuit intégré, qui comprend les étapes suivantes: établissement d'une liste de tous les récepteurs d'horloge (110); mise en place d'un point d'insertion de référence temporaire (TIP) (120); regroupement des récepteurs d'horloge avec les tampons d'horloge structurés (SCB) dans un ensemble de niveaux (140); et déplacement des tampons d'horloge (SCB) pour améliorer la symétrie de l'arbre (150). Les tampons d'horloge (SCB) peuvent présenter plusieurs tailles et être placés horizontalement (42) ou verticalement (45) et déplacés dans des limites (46) pour permettre au programme de calculer un arbre complet.

Claims

Description

Topics

Download Full PDF Version (Non-Commercial Use)

Patent Citations (4)

    Publication numberPublication dateAssigneeTitle
    US-2001025368-A1September 27, 2001Cadence Design Systems, Inc.System and method for H-Tree clocking layout
    US-2001028265-A1October 11, 2001Yusuke NittaSemiconductor integrated circuit device
    US-5849610-ADecember 15, 1998Intel CorporationMethod for constructing a planar equal path length clock tree
    US-6204713-B1March 20, 2001International Business Machines CorporationMethod and apparatus for routing low-skew clock networks

NO-Patent Citations (3)

    Title
    CARRIG K M ET AL: "A CLOCK METHODOLOGY FOR HIGH-PERFORMANCE MICROPROCESSORS" JOURNAL OF VLSI SIGNAL PROCESSING SYSTEMS FOR SIGNAL, IMAGE, AND VIDEO TECHNOLOGY, SPRINGER, NEW YORK, NY, US, vol. 16, no. 2/3, June 1997 (1997-06), pages 217-223, XP000692612 ISSN: 0922-5773
    RINCON A M ET AL: "A proven methodology for designing one-million-gate ASICs" CUSTOM INTEGRATED CIRCUITS CONFERENCE, 1996., PROCEEDINGS OF THE IEEE 1996 SAN DIEGO, CA, USA 5-8 MAY 1996, NEW YORK, NY, USA,IEEE, US, 5 May 1996 (1996-05-05), pages 45-52, XP010167412 ISBN: 0-7803-3117-6
    See also references of WO 2004061724A1

Cited By (0)

    Publication numberPublication dateAssigneeTitle